PCIe

Bild: Hans Haase, CC BY-SA 4.0, Wikimedia Commons

Kurz: “PCI Express” — die zentrale Hochgeschwindigkeits-Schnittstelle auf dem Mainboard, über die Grafikkarten, NVMe-SSDs und andere Erweiterungskarten mit CPU und Chipsatz verbunden werden.

Genauer: PCIe besteht aus einzelnen seriellen Datenleitungen (“Lanes”), die sich bündeln lassen (z. B. x4, x8, x16) — mehr Lanes bedeuten mehr Bandbreite. Jede PCIe-Generation (z. B. Gen 4, Gen 5) verdoppelt gegenüber der vorherigen ungefähr die Bandbreite pro Lane.

Im Detail

Anders als der Name “PCI Express” vermuten lässt, ist PCIe technisch kein klassischer geteilter Bus mehr, sondern eine Sammlung unabhängiger, serieller Punkt-zu-Punkt-Verbindungen (“Lanes”) zwischen CPU/Chipsatz und jeweils einer Komponente. Mehrere Lanes lassen sich zu breiteren Verbindungen bündeln (x1, x4, x8, x16), wobei mehr Lanes proportional mehr Bandbreite bedeuten — eine Grafikkarte nutzt typischerweise x16 für maximalen Datendurchsatz, während eine einfache Netzwerkkarte oft mit x1 auskommt.

Mit jeder neuen PCIe-Generation (Gen 3, Gen 4, Gen 5, Gen 6) verdoppelt sich ungefähr die Bandbreite pro einzelner Lane, bei gleichzeitig abwärtskompatiblem Design — eine ältere PCIe-3.0-Karte funktioniert auch in einem neueren PCIe-5.0-Steckplatz, läuft dann aber nur mit der langsameren Gen-3-Geschwindigkeit (die Verbindung “verhandelt” automatisch die höchste gemeinsam unterstützte Generation). Wie viele PCIe-Lanes insgesamt zur Verfügung stehen, ist sowohl durch die CPU selbst als auch durch den Chipsatz begrenzt — bei vollständiger Bestückung eines Mainboards mit mehreren Erweiterungskarten und NVMe-SSDs können sich einzelne Steckplätze deshalb die verfügbare Lane-Anzahl teilen müssen, was die tatsächlich nutzbare Geschwindigkeit reduzieren kann.

PCIe-Lane-Aufteilung zwischen CPU und Chipsatz

Nicht alle PCIe-Lanes eines Systems sind gleichwertig: Ein Teil der Lanes ist direkt an der CPU angebunden (typischerweise für die primäre Grafikkarte und die schnellste NVMe-SSD reserviert, mit der geringsten Latenz), ein weiterer Teil läuft über den Chipsatz, der seinerseits nur über eine begrenzte Verbindung mit der CPU kommuniziert. Steckt man mehrere Erweiterungskarten gleichzeitig in Chipsatz-Lanes, teilen sich diese die verfügbare Chipsatz-CPU-Bandbreite — bei sehr datenintensiven Anwendungen (mehrere schnelle NVMe-SSDs plus Netzwerkkarte gleichzeitig unter Volllast) kann das zu einem spürbaren Engpass werden, den reine Lane-Anzahl-Angaben im Datenblatt nicht sofort erkennen lassen.

PCIe-Slots physisch vs. elektrisch

Ein Slot kann physisch größer sein, als er elektrisch tatsächlich angebunden ist — ein physischer x16-Slot kann z. B. nur mit x4 Lanes verdrahtet sein (oft bei sekundären Grafikkarten-Slots auf günstigeren Mainboards). Eine Karte passt dann zwar mechanisch hinein, läuft aber nur mit der geringeren elektrischen Anbindung — ein häufiger Stolperstein beim Zusammenbau eines PCs mit mehreren Erweiterungskarten, der sich nur durch einen Blick ins Mainboard-Handbuch vermeiden lässt.

Siehe auch: NVMe, Grafikkarten, Erweiterungskarten, Chipsätze